了16.22！

两个体系性能上的差别，主要来自于短路电流密度。

而两者在开路电压和填充因子上的变化并不大。

最终，这种差异反应在器件光电转换效率上，就是从后者的15.91变化到前者16.22，刚好也是提升了2左右（相对数值），与短路电流密度的提升幅度相当。

虽然相对2的提升，看似很小，但到了最后效率冲刺的阶段，每一点点细微的优化都是非常关键的。

拿到数据后，许秋开始探究这个实验现象背后的原因，看看能不能找到合理的解释，以及进一步优化的空间。

一方面，许秋认为两种叠层体系短路电流密度的变化，可以归因于原本二元单结体系的差异。

这就导致在二元单结的体系中，pce10:i8dfic体系的短路电流密度，就比pce10:iei4f要高一些，前者可以达到26毫安每平方厘米左右，而后者只有2324毫安每平方厘米。

现在把它们用于叠层器件中的顶电池，大概率也会“遗传”一部分它们在二元单结体系时的特性。

另一方面，李丹课题组另外一篇基于i8dfic三元体系的文章，给了许秋进一步优化的思路。

叠层器件之前引入pcb，并不是为了提高对应子电池的器件效率，而是为了方便对叠层器件各个子电池的光吸收性能进行调控，让顶电池和底电池的短路电流密度相匹配。

换言之，pcb到底放在底电池中，还是放在顶电池中，其实并不是很重要。

现在，最优的叠层体系是三元idic/二元i8dfic体系。

根据李丹课题组报道的结果，基于i8dfic的三元体系，器件效率高于i8dfic二元体系。

而自己组里的实验结果表明三元idic体系的性能，和二元idic体系的性能并无明显差异。

因此，许秋产生了把底电池中的pcb转移到顶电池中，也即构筑二元idic/三元i8dfic体系的想法。

反正idic体系离开pci8dfic体系加入pcb的话，说不定就可以“更上一层楼”。

这或许是一个可行的方案。

当然，因为现实中很多时候都是混沌模型，变量非常多。

理论上可行的思路，实际上到底行不行，还是需要用实践来检验。

于是，许秋把这个实验思路丢给了模拟实验室，让模拟实验人员代为摸索。

现在是早上八点多，许秋还停留在被窝中。

因为日子已经到了十二月底，正式进入冬天。

魔都的冬天还是比较冷的，又湿又冷，寝室为了省电没有开空调，起床确实是一件非常需要勇气的事情。

其实，以许秋现在的经济实力，还是可以实现“空调自由”的。

但小时候许秋被穷养惯了，长大了一时半会儿还真的挺难养成花钱大手大脚的习惯，总是能省则省，包括从魏兴思那边拿到的奖金基本上都被他存了起来。

当然，客观上，搞科研的人，也没什么地方可以花钱。

整天就是实验室、食堂、寝室，三点一线，没有太多属于自己的时间，也就无从去消费。

唯一能消费的地方可能也就是给自己配一台好的笔记本电脑和手机了，但这两大件加起来最多也就几千到一两万，买了以后还能用好几年。